MCF52221CVM66 IC MCU 32BIT 128KB FLSH 81MAPBGA 프리스케일 반도체

전반적인 설명

이 장은 주요 기능 구성 요소를 포함하여 마이크로 프로세서의 특징에 대한 개요를 제공합니다.

주요 특징

MCF528x 및 MCF521x의 블록 다이어그램은 그림 1.1에서 나타납니다. 주요 특징은 다음과 같습니다.
• 정적 버전 2 ColdFire 변수 길이 RISC 프로세서
정적 동작
32비트 주소와 데이터 경로
80MHz까지의 프로세서 코어 및 버스 주파수
16개의 일반 32비트 데이터 및 주소 레지스터
ColdFire ISA_A는 사용자 스택 포인터 레지스터를 지원하기 위한 확장 프로그램과 4개의 새로운 명령어와 함께 향상된 비트 처리를 제공합니다.
32비트 신호 처리 알고리즘을 지원하기 위해 4개의 48비트 축전기와 함께 향상된 멀티플리-아큐레이트 (EMAC) 단위
68K 에뮬레이션을 지원하는 불법 명령어 디코딩
• 시스템 디버그 지원
동적 실행 경로를 결정하기 위한 실시간 추적
회로 내 디버깅을 위한 백그라운드 디버그 모드 (BDM)
실시간 디버그 지원, 1 또는 2 레벨 트리거로 구성 할 수있는 사용자 가시적인 하드웨어 중단 포인트 레지스터 (PC 및 주소 옵션 데이터)
• 칩 내 메모리
2K 바이트 캐시, 명령어만 사용하거나 데이터만 사용하거나 I/D 캐시로 구성할 수 있습니다.
CPU 내부 버스에 64Kbyte 듀얼 포트 SRAM, 코어 및 비코어 버스 마스터에 액세스 할 수 있습니다.
(예를 들어, DMA, FEC) 대기 전원 공급 지원
2-1-1-1 접속을 지원하는 512 Kbyte의 플래시 메모리
MCF5281과 MCF5214에서 256Kbytes, MCF5280에서 플래시가 없습니다.
이 제품은 SST에서 라이선스를 받은 SuperFlash® 기술을 탑재했습니다.
• 전력 관리
프로세서 휴식 및 전체 칩 정지 모드와 함께 완전히 정적 작동
저전력 수면 모드 (깨어나기 기능) 에서 방해에 매우 빠른 반응
사용되지 않을 때 각 주변 장치의 시계를 활성화 / 비활성화
• 빠른 이더넷 컨트롤러 (FEC) (MCF5214 및 MCF5216에서 사용할 수 없습니다.)
10BaseT 기능, 반 또는 풀 듀플렉스
100BaseT 기능, 반 또는 제한된 처리량 풀 듀플렉스
✓ 칩 상의 FIFO 전송 및 수신
DMA 컨트롤러
메모리 기반의 유연한 디스크립터 링
미디어 독립 인터페이스 (MII) 와 트랜시버 (PHY)
• FlexCAN 2.0B 모듈
Freescale TouCAN 모듈의 모든 기존 기능을 포함합니다.
CAN 프로토콜 사양 버전 2.0B의 완전한 구현
표준 데이터 및 원격 프레임 (장 109 비트까지)
확장된 데이터 및 원격 프레임 (장 127 비트까지)
0 8 바이트 데이터 길이가
1 Mbit/sec까지 프로그래밍 가능한 비트 속도
최대 16개의 메시지 버퍼 (MB)
수신 (Rx) 또는 전송 (Tx) 로 구성할 수 있습니다.
표준 및 확장 된 메시지를 지원
사용되지 않은 메시지 버퍼 (MB) 공간을 일반용 RAM 공간으로 사용할 수 있습니다.
∙ 듣기 전용 모드 기능
내용과 관련된 주소
∙ 읽기/쓰기 세마포가 없죠
3개의 프로그래밍 가능한 마스크 레지스터
전 세계 (MBs 0-13)
MB14에 특별합니다
MB15에 특별
프로그램 가능한 전송 첫 번째 스키마: 가장 낮은 ID 또는 가장 낮은 버퍼 번호
16비트 자유 실행 타이머에 기반한 시간표
전 세계 네트워크 시간, 특정 메시지로 동기화
프로그램 가능한 I/O 모드
마스크 할 수 있는 방해
• 3개의 유니버설 비동기/동기 수신기 송신기 (UART)
시계 생성용 16비트 분할기
제어 논리를 중단
마스크 할 수 있는 방해
DMA 지원
데이터 포맷은 5, 6, 7, 또는 8비트가 될 수 있습니다.
1/16단계로 최대 2개의 스톱 비트
오류 탐지 기능
모덤 지원은 두 개의 UART를 위한 요청 전송 (URTS) 및 명확한 전송 (UCTS) 라인을 포함합니다.
FIFO 버퍼를 전송 및 수신
• I2C 모듈
EEPROM, LCD 컨트롤러, A/D 변환기 및 키보드용 칩 간 버스 인터페이스
산업 표준 I2C 버스와 완전히 호환
마스터 또는 슬레이브 모드가 여러 마스터를 지원합니다.
프로그램 가능한 레벨로 자동 중단 생성
• 큐형 일련 주변 인터페이스 (QSPI)
✅ 풀 듀플렉스, 3선 동기 전송
최대 4개의 칩 선택이 가능합니다.
마스터 모드 동작만
프로그램 가능한 마스터 비트 속도
16개까지 미리 계획된 이전
• 큐형 아날로그-디지털 변환기 (QADC)
8개의 직접 또는 최대 18개의 멀티플렉스 아날로그 입력 채널
10비트 해상도 +/- 2번 계산 정확도
최소 7μS 변환 시간
내부 표본 및 보관
다양한 소스 인피던스 (impedances) 를 위한 프로그래밍 가능한 입력 샘플 타임
2개의 변환 명령어 대기열, 총 64개의 항목
- 일시 정지 메커니즘을 사용하여 가능한 하위 대기열
두 대기열에서 사용할 수 있는 대기열 완료 및 일시 중지 소프트웨어 중단
대기열 지표는 각 대기열의 현재 위치를 나타냅니다.
- 자동 대기열 모드:
외면 가장자리 트리거와 게이트 트리거
QADC 모듈 내의 주기/간격 타이머 [열 1 및 2]
소프트웨어 명령어
한 번 스캔 또는 연속 스캔
출력 데이터는 세 가지 형식으로 읽을 수 있습니다.
제정된 권리 서명되지 않은
좌파 정당 서명
좌측 정당화 서명되지 않은
사용되지 않는 아날로그 채널을 디지털 I/O로 사용할 수 있습니다.
낮은 핀 수 구성을 구현
• 4개의 32비트 DMA 타이머
80MHz에서 15-ns 해상도 (MCF5214 및 MCF5216의 66MHz)
외부 시계 옵션을 포함하여 시계 입력에 대한 프로그래밍 가능한 소스
프로그램 할 수 있는 프레스컬러
입력 핀에 프로그래밍 가능한 트리거 가장자리를 가진 입력 캡처 기능
출력 핀을 위한 프로그램 가능한 모드와 출력 비교
자유 실행 및 재시작 모드
입력 캡처 또는 참조 비교에서 마스크 할 수 있는 중단
입력 캡처 또는 참조 비교에서 DMA 트리거 기능
• 2개의 4채널 일반용 타이머
16비트 입력 캡처/출력 비교 채널
16비트 아키텍처
프로그램 할 수 있는 프레스컬러
∆ 펄스 폭은 마이크로 초에서 초까지 다양합니다.
16비트 펄스 단기 축전기
내부 플래시 메모리 또는 8, 16, 또는 32 비트 폭의 외부 메모리에서 부팅 할 수 있습니다.